Chiplet-零帕网

摩尔定律经济效益放缓，Chiplet和先进封装协同创新：由于摩尔定律的经济效益降低，不能再只依赖工艺和架构等少数几个维度去实现性能和复杂度的指数型提升。业界将注意力从单纯的依靠制程工艺的提升来推动单个硅片上单位面积的晶体管数量提升，转变到通过成本相对可控的复杂的系统级芯片设计来提升整体的性能和功能。在设计维度看好Chiplet技术，在制造维度看好先进封装技术，以实现花同样的钱得到更多的晶体管密度和性能。Chiplet将设计化繁为简，降本增效：Chiplet是一种新的设计理念：硅片级别的IP重复使

Chiplet 作为延续摩尔定律、缓解先进制程焦虑的主要技术之一，可将存储、逻辑等多芯片进行异构集成，在芯片突破更高性能的同时有效降低成本，规模化落地可期。Chiplet 综合优势明显，是缓解先进制程焦虑、延续摩尔定律的主要抓手。随着线宽逼近原子级别，摩尔定律在制造端的提升已经逼近极限，Chiplet 方案正是通过在封装端和设计端的提升，来进一步延续摩尔定律：①设计端将芯片分解成特定模块实现 IP 硅片化，并灵活重组，可将性能和工艺适度解耦合，并有效提高良率、降低制造成本和门槛。②封测端将小芯片

Chiplet定义：将单颗SoC“化整为零”为多颗小芯片（Chip），将多颗Chips进行封装的技术。可分为： 1）MCM：Multi-Chip Module，多芯片组件。MCM将多颗裸芯片连接于同一块基板（陶瓷、硅、金属基板），并封装到同一外壳。往下可细分为金字塔堆叠MCM和TSV（硅通孔）堆叠MCM。2）InFO：Integrated Fan-Out，集成扇出封装。InFO指集成多颗进行扇出型封装，所谓扇出（ Fan-Out ），指Die表面的触点扩展到Die的覆盖面积之外，增加了

Chiplet 俗称“芯粒”或“小芯片组”，通过将原来集成于同一 SoC 中的各个元件分拆，独立为多个具特定功能的 Chiplet，分开制造后再通过先进封装技术将彼此互联，最终集成封装为一个系统芯片。与传统的 SoC 依靠先进制程（摩尔定律）提高晶体管密度不同，Chiplet通过先进封装的方式，将各个芯片单元彼此互联，从而提高集成度。由于摩尔定律在往 5nm 以及 3nm 等先进制程推进过程中逐步放缓，单位晶体管所需要付出的成本降低的速度正在持续放缓，Chiplet 性价比逐步凸显。Chiple